实验五 组合逻辑电路的设计——加法器、比较器

如题所述

第1个回答  2022-07-31
来自电子科技大学中山学院(数电实验)

基础实验

(1)利用7483设计4位以内的加法器,请给出实验电路,并根据表5.4要求填写输出结果。

(2)给出7485实现4位二进制比较器的电路图,分析其工作原理。

原理:当参加比较的2个4位二进制数A3-A0和B3-B0的高位不等时,比较结果就由高位确定,低位和级联输入的取值不起作用;高位相等时,比较结果由低位确定;当2个4位二进制数相等时,比较结果由级联输入决定。

提高实验

(1)请设计一个电路,输入8421BCD码,输出余3码。

提示:8421BCD码的余3码为原码加011。

(2)请设计一个电路,实现7-5=?的运算功能电路。

(3)有X Y Z三路信号输入,请用7485设计一个电路,要求按如下情况输出信号。
*当7485的输入端输入A>B  时输出X信号;
*当7485的输入端输入A=B  时输出Y信号;
*当7485的输入端输入A<B  时输出Z信号。
 请给出电路设计方案,并说明原理。
提示:在输出端口可添加3个与门与1个或门

实验五详情
相似回答