44问答网
所有问题
当前搜索:
TTL门电路在高电平输入时
数字
电路
的题,求高手来啊!!
TTL
或非门多余的
输入
端在使用时( )。一共...
答:
3、
输入
是与运算,必须接
高电平
才能保证逻辑运算正确。D 选项逻辑上可行,实用不妥。4、理由同上。7、线与逻辑是 OC 门的特性。9、总线上的设备必须使用三态门。10、你搜索线与逻辑。11、线与逻辑必须 OC 门 。http://zhidao.baidu.com/question/1045890474351236899.html?oldq=1 http://zhidao....
如何判断低
电平
有效
答:
5(在这个范围内都认为是1),低电平0~0.5(在这个范围内都认为是0),CMOS
电路
的为4.5~5,低电平0~3.5(具体的本人记得不是很清楚),所以从
TTL门
向CMOS传送数据时,会将
高电平
判断为低电平(本来送的是1,到接收端却变为0了),这时需要加上拉电阻,来拉高电平,以保证不会出错。
单片机习题
答:
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口:P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个
TTL门
电流。当P3口写入“1”后,它们被内部上拉为
高电平
,并用作
输入
。作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。P3口也可作为AT89C51的一些...
关于51单片机设置复位
电路
的问题
答:
对于
TTL电平
的器件,有这么一个说法,如果一个
输入
引脚,接的是10K及以上的电阻到地,那么,这个引脚呈现的是
高电平
,如果这个引脚接的是910R及以下的电阻,这个引脚呈现的是低电平,这是由TTL特性引起的.所以,对于
TTL门电路
组成的器件来说,只要是输入引脚,就不允许悬空,或者接个上拉电阻到电源,或者接个大于...
什么是漏极开路?什么是上拉电阻·
电路
,下拉呢?
答:
二、上拉电阻·
电路
:含有上拉电阻的电路组成叫做上拉电阻·电路。在上拉电阻所连接的导线上,如果外部组件未启用,上拉电阻则“微弱地”将
输入
电压信号“拉高”。当外部组件未连接时,对输入端来说,外部“看上去”就是高阻抗的。通过上拉电阻可以将输入端口处的电压拉高到
高电平
。如果外部组件启用,...
多功能数字钟
答:
即为用COMS与或非门实现的时或分校
时电路
,In1端与低位的进位信号相连;In2端与校正信号相连,校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时
输入
端相连。当开关打向下时,因为校正信号和0相与的输出为0,而开关的另一端接
高电平
,正常输入信号可以顺利...
能实际对一位二进制信号记忆的逻辑
电路
称为什么器
答:
20. 在
门电路
基础上组成的触发器,
输入
信号对触发器状态的影响岁输入信号的消失而消失.(错)②选择 1.MOS与非门多余端的处理方法是 (D)(A)剪掉(B)接地(C)接低电平(D)接
高电平
2.两个输入量逻辑电平相同时,输出逻辑电平为“0”;两个输入量逻辑电批改不同时,输出是1.这个门电路是:...
关于数字电子技术的一些问题,请帮简单我说一下
答:
CMOS
电路
应用最广,具有
输入
阻抗高、扇出能力强、电源电压宽、静态功耗低、抗干扰能力强、温度稳定性好等特点,但多数工作速度低于
TTL
电路。如果是 TTL 驱动 CMOS,要考虑
电平
的接口。TTL 可直接驱动 74HCT 型的 CMOS,其余必须考虑逻辑电平的转换问题。如果是 CMOS 驱动 TTL,要考虑驱动电流不能太...
方波是
TTL
信号吗?
答:
1、方波只是信号的一种形式,与方波相关的是正弦波,锯齿波等。2、
TTL
信号是TTL器件的电平,里面包含了
高电平
和低电平的范围,更细点说还包括
输入
和输出TTL信号相关的有CMOS信号等。
怎么读万用表测出来的电阻数据?
答:
万用表测电阻有以下几个档位:1.200Ω档最大显示值200Ω(示值147.1=47.1Ω)注意要减去短接两表笔的示值。2.2KΩ档最大显示值2KΩ(示值1.7=1.7KΩ)3.20KΩ档最大显示值20KΩ(示值17.1=17.1Ω)4.200KΩ档最大显示值200KΩ(示值170.1KΩ=170.1KΩ)余下类推。共分7个档...
棣栭〉
<涓婁竴椤
66
67
68
69
70
71
72
73
74
76
其他人还搜