44问答网
所有问题
当前搜索:
TTL门电路在高电平输入时
TTL 门电路输入
端分别接大电阻接地,小电阻接地,或空接,输入的是什么电...
答:
简要说:R>2.5K欧 输入相当于1;R<0.7K欧输入相当于0;R在这两者之间,一般不允许。
TTL输入
端如果不用,也不要悬空,不接电阻为
高电平
,但因为是高阻,很容易被干扰成低电平,一般是通过电阻到地,使之成为低电平或加上拉电阻到电源成为可靠的高电平。当A端接上电阻
的时候
,电流从+Ec,经过R1...
对于
TTL门电路
,
输入
端悬空相当于什么
电平
?多余的输入端,在实际连接中应...
答:
高电平
。
TTL
或非门接地处理,TTL与非门可以悬空或接高电平。首先TTL与非门的两个
输入
端是一个具双发射极的三极管,悬空端A的电平受另一个输入端B钳制,因为它们是有同一个基极C,电压为B+0.7,A=C-0.7=B;Y=(AB)'=(BB)'=B'=(1B)'=B';所以选空端相当于接高电平。
高电平
的作用是什么
答:
因为悬空时可以看作是输入端接一个无穷大的电阻,当输入电阻大于IKΩ时,
输入电平
就变为阈值电压UTH即为
高电平
,所以相当于逻辑1。数字电路中,把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。在
TTL门电路
中,把大于3.5伏的电压规定为逻辑高电平,用数字1表示;把电压小于0.3伏的...
TTL
逻辑
门电路
的典型
高电平
值是多少?
答:
TTL电平
: 输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小
输入高电平
和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。参考资料:http://wenku.baidu.com/view/fb96dd2558fb770bf78a55dc.html ...
TTL
逻辑门与普通逻辑门有什么区别?
答:
2.
输入高电平
Uoh和输入低电平Uol Uih≥0.7VCC,Uil≤0.2VCC (VCC为电源电压,GND为地) 从上面可以看出: 在 同样5V电源电压情况下,COMS电路可以直接驱动TTL,因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V;而
TTL电路
则不能直接驱动 CMOS电路,TTL的输出高电平为大于2.4V,如果落在2.4V~3.5V之间,则CMOS电路就...
TTL门电路输入
端悬空时视为
高电平
用万用表测量其电压时读数为多少...
答:
这是反相器的内部
电路图
,三极管只有饱和导通与可靠截止两个状态。
输入
端开路等效为
高电平
,输出是低电平。从末级三极管反推到输入端的状态。T1 等效为两个二极管,基极是二极管的正极。http://zhidao.baidu.com/question/2268239183188922188
如图,请教74系列
TTL电路
输出端状态的判断(
高电平
,低电平,高阻态)
答:
输入
端接电源,悬空或高阻(10k以上)相当于接
高电平
,接地为低电平,通过低阻接入电平信号则认为输入信号与接入电平相同。所以第一个三个高电平与非后为低电平,第二个10k欧为高电平,或后为高电平,第三个51欧与地串联则输入端为低电平,与非后为高电平 ...
普通
TTL门电路
输出高低
电平时
,输出级的晶体管工作在什么状态?
答:
这个取决于晶体管的位置。比如一个电阻串联在一个NPN管的e极,输出引脚也接在e极。这时要输出
高电平
,NPN管应该是导通状态。如果电阻串联在c极,要输出高电平,晶体管就应该是关断状态。
...低
电平
还是高阻态)。已知这些都是74型
TTL电路
答:
TTL
的内部等效
电路
如下:因此输入如果悬空,相当于
输入高电平
;10欧姆电阻接地,接近于对地短路,相当于输入低电平。因此,答案如下:1 两个输入的是U cc和U ih(高电平)第三根线在电路中起输入高电平作用,输出的结果是低电平;2 输入的是U ih(高电平)另一根输入线接电阻相当于输入低电平,输出...
...低
电平
还是高阻态)。已知这些都是74型
TTL电路
答:
1、
高电平
,有关。2、低电平。3、输入端接电源,悬空或高阻(10k以上)相当于接高电平,接地为低电平,通过低阻接入电平信号则认为输入信号与接入电平相同。则为OC门。图中的第一个输入为高电平,
电路
为与非门,则输出端电平为低电平;第二图输入为低电平,
在输入
端串联了高阻值电阻,则输出端为高阻...
<涓婁竴椤
1
2
3
4
5
6
7
8
9
10
涓嬩竴椤
灏鹃〉
其他人还搜
输入电平
TTL门电路在高电平输入时