TTL逻辑门电路的典型高电平值是多少?

如题所述

举报该问题

推荐答案 2012-12-07

TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

参考资料：http://wenku.baidu.com/view/fb96dd2558fb770bf78a55dc.html

温馨提示：答案为网友推荐，仅供参考

当前网址：http://44.wendadaohang.com/zd/3Z3ZW3DGD.html

第1个回答 2012-12-07

TTL电路的逻辑高电平定义是：V+>Vcc-1.2v,低电平定义是：V-<1.2v

第2个回答 2012-12-07

高电平值是3.6VDC

第3个回答 2012-12-07

常见的15V、12V、5V

相似回答

TTL与非门的输出高电平是___V;输出低电平是___V;阈值电压是___V.答：TTL与非门的输出高电平是(2.4)V;输出低电平是(0.4)V;阈值电压是(1.4)V. 本回答由网友推荐举报| 答案纠错 | 评论 12 3 l87522 采纳率:78% 来自团队:AnyWay 擅长: 工程技术科学照相机/摄像机其他编程语言其他回答 TTL与非门的输出高电平是(VCC-0.8)V;输出低电平是(0.8)V;阈值电压是(VCC/2-0....

TTL门电路,电源电压VCC为多少?输入端悬空意味什么?答：TTL门电路中，电源电压VCC低电平0V，高电平+5V。输入端悬空属于多余输入端的处理范畴，悬空相当于接高电平（+5V），但悬空时对地呈现的阻抗很高，容易受到外界干扰。如果是CMOS电路的话，不用的输入端，不允许悬空的，必须按逻辑要求接Udd或Uss。否则不仅会造成逻辑混乱，而且容易损坏器件，与TTL电路不...

数字电路判断TTL门电路和CMOS门电路的输出逻辑状态答：TTL门电路的输入端悬空时相当于高电平输入输入端接有电阻时其电阻阻值大于1.4K时该端也相当于高电平电阻值小于0.8K时该端才是低电平。而CMOS逻辑门电路输入端不管是接大电阻还是接小电阻该端都相当于低电平即地电位。按照这个原则判断很清晰了 ...

什么叫TTL电平?什么叫CMOS电平?CMOS的高电平是怎样确定的?答：TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。1. 输出高电平Uoh和输出低电平Uol Uoh≥2.4V, Uol≤0.4V 2. 输入高电平和输入低电平 Uih≥2.0V，Uil≤0.8V 二．CMOS CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏...

大家正在搜

逻辑电路的基本门电路有高电平转低电平电路数字电路高电平低电平 1是低电平还是高电平高低电平触发继电器电路图什么是低电平和高电平高电平电路高电平触发电路高电平是0还是1

简单的逻辑门电路判断各门电路输出是什么状态（高电平，低电平...

试写出下列图中各门电路的输出分别是什么状态?(其中(A)(B...

简单的逻辑门电路判断各门电路输出是什么状态（高电平，低电平...

简单的逻辑门电路判断各门电路输出是什么状态（高电平，低电平...

简单的逻辑门电路判断各门电路输出是什么状态（高电平，低电平...

简单的逻辑门电路判断各门电路输出是什么状态（高电平，低电平...

TTL逻辑门与普通逻辑门有什么区别？