求教一个理想adc veriloga模型问题

如题所述

简单说,需要一个随输入实时变化的adc,不需要clock,DC仿真的时候也能工作 也可以,用cross语句可以实现边沿检测。。
温馨提示:答案为网友推荐,仅供参考
第1个回答  2016-04-16
题呢
至少要把题说出来
或者你传张图片可以呀
没有东西我们怎么帮你解答
相似回答