数字电路中逻辑电平的高低是怎样规定的

如题所述

常规的TTL电路中
高电平是:>2.4V
低电平是:<0.8V
在CMOS电路中
高电平是:>=3.5V
低电平是:<=1.5V

在数字电路中矩形脉冲在传输中经常发生波形畸变,出现上升沿和下降沿不理想的情况,通常使用施密特触发器对信号整形
温馨提示:答案为网友推荐,仅供参考
相似回答