设计电路比较麻烦。数字集成电路中，由于其输入电路结构的形式，决定了
TTL电路的输入端悬空时相当于高电平，而
CMOS电路的输入端悬空时处于不定状态。因CMOS电路的输入电阻很大，悬空的输入端很容易感应外界的
电磁干扰，导致输入端电平忽高忽低，这将严重影响电路工作状态！TTL电路输入端悬空时，遇到强干扰时，也可能处于不稳定状态。
因此，为了保证数字逻辑电路的稳定工作，其不用或多余的输入端，应可靠地接入无效电平；对于可能断开连接信号（如两块电路板之间）的输入端，也应通过接上（下）拉电阻等方式予以处理，避免悬空导致的错误状态。