百度的工作人员，请进！ 关于帖子时间...

Question

帖子中加上发帖的具体时间更好

Answer 1

总线读操作
当8086
cpu进行存储器或i/o端口读操作时,总线进入读周期,8086的读周期时序,基本的读周期由4个t周期组成:t1,t2,t3和t4.当所选中的存储器和外设的存取速度较慢时,则在t3和t4之间将插入一个或几个等待周期tw.
8086读周期时序:
在8086读周期内,有关总线信号的变化如下:
(1)
m/io在整个读周期保持有效,当进行存储器读操作时,m/io为高电平;当进行i/o端口读操作时,m/io为低电平.
(2)
a19/s6～a16/s3是在t1期间,输出cpu要读取的存储单元的地址高4位.t2～t4期间输出状态信息s6～s3.
(3)
bhe/s7在t1期间输出bhe有效信号(bhe为低电平),表示高8位数据总线上的信息可以使用,bhe信号通常作为奇地址存储体的选择信号(偶地址存储体的选择信号是最低地址位a0).t2～t4期间输出高电平.
(4)
adl5～ad0在t1期间输出cpu要读取的存储单元或i/o端口的地址a15～a0.t2期间为高阻态,t3～t4期间,存储单元或i/o端口将数据送上数据总线.cpu从adl5～ad0上接收数据.
(5)
ale:在t1期间地址锁存有效信号,为一正脉冲,系统中的地址锁存器正是利用该脉冲的下降沿来锁存a19/s6～a16/s3,adl5～ad0中的20位地址信息以及bhe.
(6)rd在t2期间输出低电平,送到被选中的存储器或i/o接口.要注意的是,只有被地址信号选中的存储单元或i/o端口,才会被rd信号从中读出数据(数据送上数据总线adl5～ad0).
(7)
dt/r在整个总线周期内保持低电平,表示本总线周期为读周期.在接有数据总线收发器的系统中,用来控制数据传输的方向.
(8)
den在t2～t3期间输出有效低电平,表示数据有效.在接有数据总线收发器的系统中,用来实现数据的选通.
总线写操作
8086写周期时序
总线写操作的时序与读操作时序相似,其不同处在于:
(1)
adl5～ad0在t2～t4期间送上欲输出的数据,而无高阻态.
(2)
wr在t2～t4期间输出有效低电平,该信号送到所有的存储器和i/o接口.要注意的是,只有被地址信号选中的存储单元或i/o端口才会被wr信号写入数据.
(3)
dt/r在整个总线周期内保持高电平,表示本总线周期为写周期.在接有数据总线收发器的系统中,用来控制数据传输方向.
3)
中断响应操作
当8086
cpu的intr引脚上有一有效电平(高电平),且标志寄存器中if=1,则8086
cpu在执行完当前的指令后,响应中断.在响应中断时cpu执行两个中断响应周期,
额，追加点分数哈！谢谢！

Answer 2

8086读周期时序:
在8086读周期内,有关总线信号的变化如下:
(1)
M/IO在整个读周期保持有效,当进行存储器读操作时,M/IO为高电平;当进行I/O端口读操作时,M/IO为低电平.
(2)
A19/S6～A16/S3是在T1期间,输出CPU要读取的存储单元的地址高4位.T2～T4期间输出状态信息S6～S3.
(3)
BHE/S7在T1期间输出BHE有效信号(BHE为低电平),表示高8位数据总线上的信息可以使用,BHE信号通常作为奇地址存储体的选择信号(偶地址存储体的选择信号是最低地址位A0).T2～T4期间输出高电平.
(4)
ADl5～AD0在T1期间输出CPU要读取的存储单元或I/O端口的地址A15～A0.T2期间为高阻态,T3～T4期间,存储单元或I/O端口将数据送上数据总线.CPU从ADl5～AD0上接收数据.
(5)
ALE:在T1期间地址锁存有效信号,为一正脉冲,系统中的地址锁存器正是利用该脉冲的下降沿来锁存A19/S6～A16/S3,ADl5～AD0中的20位地址信息以及BHE.
(6)RD在T2期间输出低电平,送到被选中的存储器或I/O接口.要注意的是,只有被地址信号选中的存储单元或I/O端口,才会被RD信号从中读出数据(数据送上数据总线ADl5～AD0).
(7)
DT/R在整个总线周期内保持低电平,表示本总线周期为读周期.在接有数据总线收发器的系统中,用来控制数据传输的方向.
(8)
DEN在T2～T3期间输出有效低电平,表示数据有效.在接有数据总线收发器的系统中,用来实现数据的选通.
8086写周期时序
总线写操作的时序与读操作时序相似,其不同处在于:
(1)
ADl5～AD0在T2～T4期间送上欲输出的数据,而无高阻态.
(2)
WR在T2～T4期间输出有效低电平,该信号送到所有的存储器和I/O接口.要注意的是,只有被地址信号选中的存储单元或I/O端口才会被WR信号写入数据.
(3)
DT/R在整个总线周期内保持高电平,表示本总线周期为写周期.在接有数据总线收发器的系统中,用来控制数据传输方向.
3)
中断响应操作
当8086
CPU的INTR引脚上有一有效电平(高电平),且标志寄存器中IF=1,则8086
CPU在执行完当前的指令后,响应中断.在响应中断时CPU执行两个中断响应周期,

Answer 3

答：对的，这样的好处就像到一个地方，可以从不同的地方去一样，不必每次都回到同一地方开始去到目的地。即这样速度快。
8086对外连接使用一个20位的线性地址唯一确定一个存储单元，也就是说：对于每个存储器单元都有的一个唯一的20位地址，我们称为该单元的物理地址或绝对地址。8086在内部结构中和程序设计时采用逻辑段管理内存，就形成了逻辑地址。它的表达形式为“段基地址
:
偏移地址”。
物理地址是外部连接使用的、唯一的；而逻辑地址是内部和编程使用的、并不唯一。

Answer 4

8086/8088微处理器
8086是Inter系列的16位微处理器，芯片上有2.9万个晶体管，采用
HMOS工
艺制造，用单一的+5V电源，时钟频率为5MHz~10MHz。
8086有16根数据线和20根地址线，它既能处理16位数据，也能处理8位数据。可
寻址的内存空间为1MB.
Inter公司在推出8086的同时，还推出了一种准16位微处理器8088，8088的内部寄存器，运算部件及内部数据总线都是按16位设计的，单外部数据总线只有8条。推出8086的主要目的是为了与当时已有的一套Inter外部设备接口芯片直接兼容使用。8086与8088在寄存器结构，编程结构，存储器组织及I/O端口组织方面是完全一样的或稍有差别，在本节中，对其差别之做出说明。

Answer 5

8086微处理器的总线接口部件由传送控制信息的
控制总线（control
bus,cb），传送数据信息的
数据总线（data
bus,db），传送地址信息的
地址总线（address
bus,ab）三部分组成。
微机中总线一般有内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。