ããéçå¾åå¤çææ¯çæ·±å
¥ç 究å广æ³åºç¨ï¼ä¸ææ¶ç°çå¤çç®æ³ååç§ç°å®éæ±å¯¹ç¡¬ä»¶ç³»ç»æ§è½çè¦æ±è¶æ¥è¶é«ï¼åä¸å¤çå¨å¨è®¸å¤åºåå·²ä¸è½æ»¡è¶³éè¦ï¼å¹¶è¡ãéç¨ä¸å¤çè½å强大çç³»ç»éæ¸åå°äººä»¬çéçãå¦å¤å¯»æ±æ°çæ°å¦ç®æ³æ¥å¼ºåä¿¡æ¯ç表达è½åæ¯ç§å¦å®¶ä»¬æ»¡è¶³è¿ç§éè¦èè¿è¡çä¸é¡¹éè¦æ¢ç´¢ãå模ç³è®ºéçå¼å
¥ãç¥ç»ç½ç»ç论çå®ç¨å以ååå½¢å ä½å¦çåºç¨é½æ¯å
¶ä¸çæåèä¾ãå°æ³¢åææ¯ä¸ä¸ªæ°çæ°å¦åæ¯,å®è¢«è°ä¸ºæ¯æ³å½åæãFourier åæãæ ·æ¡åæãè°ååæãæ°å¼åæçæå®ç¾ç»æ¶,å¦ä½ææ°çæ°å¦ç论åºç¨äºå¾åæ°æ®å¤çä¹æ¯è¿å¹´æ¥ç§å¦å®¶ä»¬æ£å¨ç 究ç课é¢ã
ãã1ãå¤DSP并è¡å¤çç³»ç»
ããæç
§Flynn åç±»æ³ï¼å¹¶è¡ç³»ç»æç
§å¤çæ令æµåå¤çæ°æ®æµçå¤æ ·æ§ï¼å¯å为SISD(åæ令æµåæ°æ®æµ)ç³»ç»ãSIMD(åæ令æµå¤æ°æ®æµ)ç³»ç»ãMISD(å¤æ令æµåæ°æ®æµ)ç³»ç»åMIMD(å¤æ令æµå¤æ°æ®æµ)ç³»ç»ãéçææ¯çåå±ï¼SISD ç³»ç»åæ¾ç»é£é¡ä¸æ¶çSIMD ç³»ç»éæ¸æ·¡åºäºåå²èå°ï¼å
³äºMISD ç»æï¼æ£åFlynn åRudd ææåºçï¼ä»çæçç¼ç¨ç»æå°MISD ç»ç»ç¼ºä¹èªç¶çæ å°ï¼è¿æå¶äºäººä»¬å¯¹è¯¥ä½ç³»ç»æçå
´è¶£ãå½ä»£ç»å¤§å¤æ°å¹¶è¡ç³»ç»é½å±äºMIMD ç³»ç»ã
ããTI å
¬å¸çDSP å¨å
¨çå¸åºä¸çå æçå¨ä¸å以ä¸ï¼èTMS320C6416 åæ¯å
¶æé«ç«¯ç产åï¼å
·æ主é¢é«ãåå¥å¤é¨å°ååæ°æ®æ»çº¿çç¹ç¹ï¼é常éåç¨äºå¾åå¤ççé¢åï¼ä½æ¯å¨å¤è¯çéæå¤çä¸AD å
¬å¸çDSP è¯çæ§è½æ´å¥½ä¸äºãå¾åå¤çç®æ³çµæ´»å¤æ ·ï¼èä¸è¿å¨ä¸æçè¿
éåå±ä¸ãä»éç¨æ§èèåºåï¼ç³»ç»ä¸å¤çå¨ä¹é´éè¦çµæ´»çãé«å¸¦å®½çéä¿¡åæ¡ææºå¶[8]ãå¤å¤çå¨ç³»ç»éè¦èè两æ¹é¢çæ§è½ï¼è®¡ç®è½ååéä¿¡è½åã主è¦å
æ¬åå¸å¼å®æ¶æä½ç³»ç»çæ§è½ãå¾åå¤çè½ååå¾ååºå并è¡å¤çè½å[9]ã
ãã2 ãåºäºå°æ³¢åæ¢çå¾åå¤çæ¹æ³å¨DSPä¸çå®ç°
ããå°æ³¢åææ¯è¿å¹´è¿
éåå±èµ·æ¥çæ°å
´å¦ç§, ä¸Fourier åæåGaboråæ¢ç¸æ¯,å°æ³¢åæ¢æ¯æ¶é´(空é´)é¢ççå±é¨ååæ, å®éè¿ä¼¸ç¼©å¹³ç§»è¿ç®å¯¹ä¿¡å·éæ¥è¿è¡å¤å°ºåº¦ç»å, æç»è¾¾å°é«é¢å¤æ¶é´ç»ååä½é¢å¤é¢çç»å,è½èªå¨éåºæ¶é¢ä¿¡å·åæçè¦æ±,ä»èå¯èç¦å°ä¿¡å·çä»»æç»è,解å³äºFourieråæä¸è½è§£å³ç许å¤é®é¢ãç®å许å¤å°æ³¢ç®æ³ç软件å®ç°å·²ç»å¾æçäº,ä½æ¯å¾é¾è¾¾å°å®æ¶æ§çææãèå¨ç¡¬ä»¶æ¹é¢,éçæ°åä¿¡å·å¤çå¨(DSP)åç°åºå¯ç¼ç¨é¨éµåå¨ä»¶(FPGA)çåå±,éç¨DSP+FPGA çæ°å硬件系ç»æ¾ç¤ºåºå
¶ä¼è¶æ§,å¯ä»¥æäºè
çä¼ç¹ç»åå¨ä¸èµ·,å
¼é¡¾é度åçµæ´»æ§,å æ¤DSP+FPGA ç»ææ£ææ¥æå¾å°äººä»¬çéè§, åºç¨çé¢åä¹è¶æ¥è¶å¹¿æ³ãDSP+FPGA ç³»ç»æ大çä¼ç¹æ¯ç»æçµæ´»,æè¾å¼ºçéç¨æ§, éåäºæ¨¡åå设计, ä»èè½å¤æé«ç®æ³æç; åæ¶å
¶å¼åå¨æè¾ç, ç³»ç»å®¹æç»´æ¤åæ©å±, éåå®æ¶ä¿¡å·å¤çãæ以æ¬æä»ç»çç³»ç»è®¾è®¡å°±æ¯åºäºDSP+FPGA ç»æçå°æ³¢å¾åå¤çç³»ç»ãå°æ³¢åæç±äºå
·æè¯å¥½çæ¶é¢å±é¨åæ§è½, å·²ç»å¨ä¿¡å·åæãå¾åå¤çãè¯é³åæãæ
éè¯æãå°è´¨åæ¢çé¢ååå¾ä¸ç³»åéè¦åºç¨ãèä¸åç§å¿«éææçç®æ³ä¹ä¿è¿äºå°æ³¢åæå¨å®é
ç³»ç»ä¸çåºç¨ãç±äºDSP é度è¶æ¥è¶å¿«, ææ¬è¶æ¥è¶ä½, FPGA ç容éè¶æ¥è¶å¤§, 使å¾DSP+FPGA ç»æçç³»ç»æ为解å³ç³»ç»è®¾è®¡çéè¦éæ©æ¹æ¡ä¹ä¸, åºç¨é¢åé常广æ³
ãã
温馨提示:答案为网友推荐,仅供参考