• 所有问题

    • 门电路中输入vil算高电平还是低电平？为什么y2是开路？另外y2和y3怎么判

    门电路中输入vil算高电平还是低电平？为什么y2是开路？另外y2和y3怎么判断的？

    举报该问题
    推荐答案   2017-12-30
    1）ViH、ViL，分别表示为 Vi 的高低电平状态；
    2）元器件中，菱形图符表示输出端是个OC 结构，即所谓的集电极开路形式，这种结构便于“线与”，需要外部电路给个上拉电阻；
    温馨提示：答案为网友推荐，仅供参考
    相似回答
    逻辑门电路判断各门电路输出是什么状态(高电平,低答：(A)图中下拉电阻10kΩ，大大超过限值，该输入端为高电平，则Y1=(VIL+1)'=0；(B)图中下拉电阻51Ω，小于限值，该输入端为低电平，则Y2=1异或0=1；(C)对于CMOS逻辑电路，因其输入电阻极大，上、下拉电阻的限值为≤1MΩ。图中下拉电阻10kΩ，远小于限值，该输入端为低电平，则Y3=(VIH·0...
    74ls139的输出是高电平有效还是低电平有效?答：1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。3：输出高电平（Voh）：保证逻辑门的输出为高电...
    试写出下列图中各门电路的输出分别是什么状态?(其中(A)(B)为TTL门电 ...答：逻辑集成电路的输入端接下拉电阻，是为了使该端处于低电平。(A)图中下拉电阻10kΩ，大大超过限值，该输入端为高电平，则Y1=(VIL+1)'=0；(B)图中下拉电阻51Ω，小于限值，该输入端为低电平，则Y2=1异或0=1；(C)对于CMOS逻辑电路，因其输入电阻极大，上、下拉电阻的限值为≤1MΩ。图中下拉...
    大家正在搜
    ttl门电路高低电平怎么判断电阻接地是高电平还是低电平门电路输出为高电平时的负载电流什么叫高电平和低电平怎么判断高电平低电平高电平输出和低电平输出典型的ttl门电路输出高电平为门电路判断高低电平TTL门电路在高电平输入时
    相关问题
    请问如下图的74LS系列门电路如何判断输出端是高电平还是低电...
    大学数字逻辑的题目！！！上图中，Y1= L , Y2= L ...
    判断各门电路的输出是高电平还是低电平（74HC CMOS）
    关于二级管与门。为什么一个输入高电平一个输入低电平。输出Y是...
    或门，输入端一个为Vil串联10k欧电阻，另一个直接接地，输...
    简单的逻辑门电路 判断各门电路输出是什么状态（高电平，低电平...
    电路里的电平是什么? 怎么判断高,低电平?
    电路中什么是高电平低电平？