MOSFET核：金属—氧化层—半导体电容
电压施加MOS电容两端半导体电荷布跟着改变考虑p-type半导体（电洞浓度NA）形MOS电容电压VGB施加栅极与基极端（图）电洞浓度减少电浓度增加VGB够强接近栅极端电浓度超电洞p-type半导体电浓度（带负电荷）超电洞（带电荷）浓度区域便所谓反转层（inversion layer）
MOS电容特性决定MOSFET操作特性完整MOSFET结构需要提供数载（majority carrier）源极及接受些数载漏极
MOSFET结构
前所述MOSFET核位于央MOS电容左右两侧则源极与漏极源极与漏极特性必须同n-type（即NMOS）或同p-type（即PMOS）左图NMOS源极与漏极标示N+代表着两意义：(1)N代表掺杂（doped）源极与漏极区域杂质极性N；（2）+代表区域高掺杂浓度区域（heavily doped region）区电浓度远高于其区域源极与漏极间极性相反区域隔所谓基极（或称基体）区域NMOS其基体区掺杂p-type反PMOS言基体应该n-type源极与漏极则p-type（且重掺杂P+）基体掺杂浓度需要源极或漏极高故左图没+
NMOS言真用作通道、让载通MOS电容半导体表面区域电压施加栅极带负电电吸引至表面形通道让n-type半导体数载—电源极流向漏极电压移除或放负电压通道形载源极与漏极间流
假设操作象换PMOS源极与漏极p-type、基体则n-typePMOS栅极施加负电压则半导体电洞吸引表面形通道半导体数载—电洞则源极流向漏极假设负电压移除或加电压通道形让载源极漏极间流
特别要说明源极MOSFET意思提供数载源NMOS言数载电；PMOS言数载电洞相漏极接受数载端点
MOSFET操作模式
NMOS漏极电流与漏极电压间同VGS ? Vth关系
MOSFET线性区操作截面图
MOSFET饱区操作截面图依照MOSFET栅极、源极与漏极等三端点施加偏压（bias）同见加强型（enhancement mode）n-type MOSFET列三种操作区间：
线性区（三极区）（linear or triode region）
VGS>Vth、且VDS
μn载迁移率（carrier mobility）、WMOSFET栅极宽度、LMOSFET栅极度Cox则栅极氧化层单位电容区域内MOSFET电流—电压关系线性程式称线性区
饱区（saturation region）
VGS>Vth、且VDS>VGS-Vth颗MOSFET导通状况形通道让电流通随着漏极电压增加超栅极电压使接近漏极区反转层电荷零处通道消失（图）种状况称夹止（pinch-off）种状况由源极发载经由通道达夹止点注入漏极周围空间电荷区（space charge region）再电场扫入漏极通MOSFET电流与其漏极—源极间电压且VDS关与栅极电压关关系式：
述公式理想状况MOSFET饱区操作电流与电压关系式事实饱区MOSFET漏极电流通道度调变效应（channel length modulation effect）改变并非与且VDS全关考虑通道度调变效应饱区电流—电压关系式：
关于通道度调变效应与影响面叙述
截止区（临界区）（cut-off or sub-threshold region）
栅极源极间电压VGS（G代表栅极S代表源极）于称临界电压（threshold voltage, Vth）值MOSFET处截止（cut-off）状态电流流MOSFETMOSFET导通
事实VGS些拥量MOSFET集电路产品DRAM临限电流往往造额外能量或功率消耗
基板效应
集电路MOSFET组件能现基极与源极并直接相连状况种状况造副作用称基板效应（body effect）MOSFET受基板效应影响临界电压所改变公式：
,
VTO基极与源极间电位差临界电压γ基板效应参数2φ则与半导体能阶相关参数
[编辑] MOSFET电电路应用优势
MOSFET1960由贝尔实验室（Bell Lab.）D. Kahng Martin Atalla首实现功种组件操作原理1947萧克利（William Shockley）等发明双载接面晶体管（Bipolar Junction Transistor,BJT）截同且制造本低廉与使用面积较、高集度优势型集电路（Large-Scale Integrated Circuits, LSI）或超型集电路（Very Large-Scale Integrated Circuits, VLSI）领域重要性远超BJT
近由于MOSFET组件性能逐渐提升除传统应用于诸微处理器、单片机等数字信号处理场合越越模拟信号处理集电路用MOSFET实现别介绍些应用
[编辑] 数字电路
数字科技进步微处理器运算效能断提升带给深入研发新代MOSFET更力使MOSFET本身操作速度越越快几乎各种半导体主组件快种MOSFET数字信号处理主要功自CMOS逻辑电路发明种结构处理论静态功率损耗逻辑门（logic gate）切换作才电流通CMOS逻辑门基本员CMOS反相器（inverter）所CMOS逻辑门基本操作都同反相器同间内必定种晶体管（NMOS或PMOS）处导通状态另种必定截止状态使电源端接端直接导通路径量节省电流或功率消耗降低集电路发热量
MOSFET数字电路应用另外优势直流（DC）信号言MOSFET栅极端阻抗限（等效于路）理论电流MOSFET栅极端流向电路接点完全由电压控制栅极形式让MOSFET主要竞争手BJT相较更省电且更易于驱CMOS逻辑电路除负责驱芯片外负载（off-chip load）驱器（driver）外每级逻辑门都要面同MOSFET栅极较需考虑逻辑门本身驱力相较BJT逻辑电路（例见TTL）没些优势MOSFET栅极输入电阻限于电路设计工程师言亦其优点例较需考虑逻辑门输端负载效应（loading effect）
[编辑] 模拟电路
段间MOSFET并非模拟电路设计工程师首选模拟电路设计重视性能参数晶体管转导（transconductance）或电流驱力MOSFETBJT适合模拟电路需求随着MOSFET技术断演进今CMOS技术已经符合模拟电路规格需求再加MOSFET结构关系没BJT些致命缺点热破坏（thermal runaway）另外MOSFET线性区压控电阻特性亦集电路用取代传统晶硅电阻（poly resistor）或MOS电容本身用取代用晶硅—绝缘体—晶硅电容（PIP capacitor）甚至适电路控制表现电（inductor）特性些处都BJT难提供说MOSFET除扮演原本晶体管角色外用作模拟电路量使用组件（passive device）优点让采用MOSFET实现模拟电路满足规格需求效缩芯片面积降低产本
随着半导体制造技术进步于集更功能至单芯片需求跟着幅提升用MOSFET设计模拟电路另外优点随浮现减少印刷电路板（Printed Circuit Board, PCB）使用集电路数量、减少封装本与缩系统体积原本独立模拟芯片与数字芯片集至同芯片内MOSFET原本数字集电路竞争优势模拟集电路量采用MOSFET两种同功能电路集起困难度显著降另外像某些混合信号电路（Mixed-signal circuits）模拟/数字转换器（Analog-to-Digital Converter, ADC）利用MOSFET技术设计效能更产品
近种集MOSFET与BJT各自优点制程技术：BiCMOS（Bipolar-CMOS）越越受欢迎BJT组件驱电流能力仍比般CMOS优异靠度面些优势例容易静电放电（ESD）破坏所同需要复噪声号处理及强电流驱能力集电路产品使用BiCMOS技术制作
[编辑] MOSFET尺寸缩放
数十MOSFET尺寸断变早期集电路MOSFET制程通道度约几微米（micrometer）等级今集电路制程参数已经缩几十倍甚至超百倍2008初Intel始45纳米（nanometer）技术制造新代微处理器实际组件通道度能比数字些至90代末MOSFET尺寸断缩让集电路效能提升历史角度看些技术突破半导体制程进步着密关系
[编辑] 何要MOSFET尺寸缩
基于几理由我希望MOSFET尺寸能越越
越MOSFET象征其通道度减少让通道等效电阻减少让更电流通虽通道宽度能跟着变让通道等效电阻变能降低单位电阻问题解决
MOSFET尺寸变意味着栅极面积减少降低等效栅极电容外越栅极通更薄栅极氧化层让前面提通道单位电阻值降低改变同让栅极电容反变较减少通道电阻相比获处仍坏处MOSFET尺寸缩切换速度面两素加总变快
MOSFET面积越制造芯片本降低同封装装更高密度芯片片集电路制程使用晶圆尺寸固定所芯片面积越同晶圆产更芯片于本变更低
虽MOSFET尺寸缩带处同负面效应伴随
[编辑] MOSFET尺寸缩现困难
MOSFET尺寸缩微米于半导体制程言挑战现新挑战半自尺寸越越MOSFET组件所带曾现物理效应
[编辑] 临限传导
由于MOSFET栅极氧化层厚度断减少所栅极电压限随变少免电压造栅极氧化层崩溃（breakdown）维持同性能MOSFET临界电压必须降低造MOSFET越越难完全关闭说足造MOSFET通道区发弱反转栅极电压比前更低于所谓临限电流（subthreshold current）造问题比更严重特别今集电路芯片所含晶体管数量剧增某些VLSI芯片临限传导造功率消耗竟占总功率消耗半
反说些电路设计MOSFET临限传导处例需要较高转导/电流转换比（transconductance-to-current ratio）电路利用临限传导MOSFET达目设计颇见
[编辑] 芯片内部连接导线寄电容效应
传统CMOS逻辑门切换速度与其组件栅极电容关栅极电容随着MOSFET尺寸变减少同芯片容纳更晶体管连接些晶体管金属导线间产寄电容效应始主宰逻辑门切换速度何减少些寄电容芯片效率能否向突破关键
[编辑] 芯片发热量增加
芯片晶体管数量幅增加避免问题跟着发芯片发热量幅增加般集电路组件高温操作能导致切换速度受影响或导致靠度与寿命问题些发热量非高集电路芯片微处理器目前需要使用外加散热系统缓问题
功率晶体管（Power MOSFET）领域通道电阻温度升高跟着增加使组件pn-接面（pn-junction）导致功率损耗增加假设外置散热系统让功率晶体管温度保持够低水平能让些功率晶体管遭热破坏（thermal runaway）命运
[编辑] 栅极氧化层漏电流增加
栅极氧化层随着MOSFET尺寸变越越薄目前主流半导体制程甚至已经做厚度仅1.2纳米栅极氧化层约等于5原叠起厚度已种尺度所物理现象都量力所规范世界内例电穿隧效应（tunneling effect）穿隧效应些电机越氧化层所形位能障壁（potential barrier）产漏电流今集电路芯片功耗源
解决问题些介电数比二氧化硅更高物质用栅极氧化层例铪（hafnium）锆（Zirconium）金属氧化物（二氧化铪、二氧化锆）等高介电数物质均能效降低栅极漏电流栅极氧化层介电数增加栅极厚度便能增加维持电容较厚栅极氧化层降低电通穿隧效应穿氧化层机率进降低漏电流利用新材料制作栅极氧化层必须考虑其位能障壁高度些新材料传导带（conduction band）价带（valenceband）半导体传导带与价带差距比二氧化硅（二氧化硅传导带硅间高度差约8ev）所仍能导致栅极漏电流现
[编辑] 制程变异更难掌控
现代半导体制程工序复杂繁任何道制程都能造集电路芯片组件产些微变异MOSFET等组件越做越些变异所占比例能幅提升进影响电路设计者所预期效能变异让电路设计者工作变更困难
[编辑] MOSFET栅极材料
理论MOSFET栅极应该尽能选择电性良导体晶硅经重掺杂导电性用MOSFET栅极并非完美选择目前MOSFET使用晶硅作理由：
1. MOSFET临界电压（threshold voltage）主要由栅极与通道材料功函数（work function）间差异决定晶硅本质半导体所借由掺杂同极性杂质改变其功函数更重要晶硅底作通道硅间能隙（bandgap）相同降低PMOS或NMOS临界电压借由直接调整晶硅功函数达需求反说金属材料功函数并像半导体易于改变要降低MOSFET临界电压变比较困难且想要同降低PMOSNMOS临界电压需要两种同金属别做其栅极材料于制程变量
2. 硅—二氧化硅接面经研究已经证实两种材料间缺陷（defect）相言比较少反金属—绝缘体接面缺陷容易两者间形表面能阶影响组件特性
3. 晶硅融点比数金属高现代半导体制程习惯高温沉积栅极材料增进组件效能金属融点低影响制程所能使用温度限
晶硅虽二十制造MOSFET栅极标准若干缺点使未仍部份MOSFET能使用金属栅极些缺点：
1. 晶硅导电性金属限制信号传递速度虽利用掺杂式改善其导电性效仍限目前些融点比较高金属材料：钨（Tungsten）、钛（Titanium）、钴（Cobalt）或镍（Nickel）用晶硅制合金类混合材料通称金属硅化物（silicide）加金属硅化物晶硅栅极着比较导电特性且能够耐受高温制程外金属硅化物位置栅极表面离通道区较远所MOSFET临界电压造太影响
栅极、源极与漏极都镀金属硅化物制程称自我准金属硅化物制程（Self-Aligned Silicide）通简称salicide制程
2. MOSFET尺寸缩非、栅极氧化层变非薄例现制程氧化层缩纳米左右厚度种没发现现象随产种现象称晶硅空乏MOSFET反转层形晶硅空乏现象MOSFET栅极晶硅靠近氧化层处现空乏层（depletion layer）影响MOSFET导通特性要解决种问题金属栅极案目前行材料包括钽（tantalum）、钨、氮化钽（Tantalum Nitride）或氮化钛（Titalium Nitride）些金属栅极通高介电数物质形氧化层起构MOS电容另外种解决案晶硅完全合金化称FUSI（FUlly-SIlicide polysilicon gate）制程
[编辑] 各种见MOSFET技术
[编辑] 双栅极MOSFET
双栅极（dual-gate）MOSFET通用射频（Radio Frequency, RF）集电路种MOSFET两栅极都控制电流射频电路应用双栅极MOSFET第二栅极数用做增益、混频器或频率转换控制
[编辑] 耗尽型MOSFET
般言耗尽型（depletion mode）MOSFET比前述增强型（enhancement mode）MOSFET少见耗尽型MOSFET制造程改变掺杂通道杂质浓度使种MOSFET栅极算没加电压通道仍存想要关闭通道则必须栅极施加负电压（NMOS言）耗尽型MOSFET属于闭型（normally-closed）（ON）关相增强型MOSFET则属于断型（normally-open）（OFF）关
[编辑] NMOS逻辑
同驱能力NMOS通比PMOS所占用面积逻辑门设计使用NMOS能缩芯片面积NMOS逻辑虽占面积却像CMOS逻辑做消耗静态功率1980代期已经渐渐退市场
[编辑] 功率MOSFET
功率晶体管单元截面图通市售功率晶体管都包含数千单元主条目：功率晶体管
功率MOSFET前述MOSFET组件结构着显著差异般集电路MOSFET都平面式（planar）结构晶体管内各端点都离芯片表面几微米距离所功率组件都垂直式（vertical）结构让组件同承受高电压与高电流工作环境功率MOSFET能耐受电压杂质掺杂浓度与n-type磊晶层（epitaxial layer）厚度函数能通电流则组件通道宽度关通道越宽则能容纳越电流于平面结构MOSFET言能承受电流及崩溃电压寡都其通道宽关垂直结构MOSFET说组件面积其能容纳电流约比磊晶层厚度则其崩溃电压比
建议查下资料.感觉这样的提问没有意义
温馨提示：答案为网友推荐，仅供参考