电平与电位的区别

Question

如题所述

Answer 1

电平与电位的区别如下：
所谓电平，是指两功率或电压之比的对数，有时也可用来表示两电流之比的对数。电平的单位分贝用dB表示。常用的电平有功率电平和电压电平两类，它们各自又可分为绝对电平和相对电平两种。人们在初学“电平”的时候，往往把抽象的电学概念用水的具体现象进行比喻。如水流比电流、水压似电压、水阻喻电阻。解释“电平”不妨如法炮制。我们说的“水平”，词典中解释与水平面平行、或在某方面达到一定高度，引申指事物在同等条件下的比较结论。如人们常说到张某工作很有水平、李某办事水平很差。这样的话都知其含义所在。即指“张某”与“李某”相比而言。故借“水平”来比喻“电平”能使人便于理解。
电位也被称为电势。静电场的标势称为电势，或称为静电势。在电场中，某点电荷的电势能跟它所带的电荷量（与正负有关，计算时将电势能和电荷的正负都带入即可判断该点电势大小及正负）之比，叫做这点的电势（也可称电位），通常用φ来表示。电势是从能量角度上描述电场的物理量。（电场强度则是从力的角度描述电场)。电势差能在闭合电路中产生电流（当电势差相当大时，空气等绝缘体也会变为导体）。在静电学里，电势（electric potential）（又称为电位）定义为：处于电场中某个位置的单位电荷所具有的电势能。电势只有大小，没有方向，是标量，其数值不具有绝对意义，只具有相对意义。

Answer 2

(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路输出高电平约为0.9Vcc，而输出低电平约为
0.1Vcc。
CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。
TTL电路不使用的输入端悬空为高电平
另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。
用TTL电平他们就可以兼容
(二)TTL电平是5V，CMOS电平一般是12V。
因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。
5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。
(三)TTL电平标准
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V
TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。

CMOS电平：
输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc.

一般单片机、DSP、FPGA他们之间管教能否直接相连. 一般情况下，同电压的是可以的，不过最好是要好好查查技术手册上的VIL,VIH,VOL,VOH的值，看是否能够匹配（VOL要小于VIL，VOH要大于VIH，是指一个连接当中的）。有些在一般应用中没有问题，但是参数上就是有点不够匹配，在某些情况下可能就不够稳定，或者不同批次的器件就不能运行。

例如：74LS的器件的输出，接入74HC的器件。在一般情况下都能好好运行，但是，在参数上却是不匹配的，有些情况下就不能运行。

ttl与coms电平使用起来有什么区别

1.电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。

同是5伏供电的话，ttl一般是1.7V和3.5V的样子，CMOS一般是

2.2V,2.9V的样子，不准确，仅供参考。

2。电流驱动能力不一样，ttl一般提供25毫安的驱动能力，而

CMOS一般在10毫安左右。

3。需要的电流输入大小也不一样，一般ttl需要2.5毫安左右，CMOS

几乎不需要电流输入。

3。很多器件都是兼容ttl和CMOS的，datasheet会有说明。如果不考虑

速度和性能，一般器件可以互换。但是需要注意有时候负载效应可能

引起电路工作不正常，因为有些ttl电路需要下一级的输入阻抗作为

负载才能正常工作。

Answer 3

电位是一个电工学中的一个电的值的概念，是个相对的概念 而电平 分高电平低电平，是一个逻辑电路，微机原理的概念，是一个电压差的概念本回答被网友采纳